-- EASE/HDL begin --------------------------------------------------------------
-- 
-- Architecture 'structure' of entity 'parity'.
-- 
--------------------------------------------------------------------------------
-- 
-- Copy of the interface declaration:
-- 
--   port(
--     DCF_data_valid : out    std_logic;
--     clk            : in     std_logic;
--     dcf_data_reg   : in     std_logic_vector(58 downto 0);
--     reset_n        : in     std_logic);
-- 
-- EASE/HDL end ----------------------------------------------------------------

architecture structure of parity is

signal loc_DCF_data_valid : std_logic;

begin 

PROCESS(clk, reset_n) 
BEGIN 
  IF reset_n = '0' THEN 
    DCF_data_valid <= '0'; 
  ELSIF clk'EVENT AND clk = '1' THEN 
	DCF_data_valid <= loc_DCF_data_valid;
  END IF; 
END PROCESS; 
loc_DCF_data_valid <= '0' WHEN ((
							dcf_data_reg(21)XOR
							dcf_data_reg(22) XOR
							dcf_data_reg(23) XOR
							dcf_data_reg(24) XOR
							dcf_data_reg(25) XOR
							dcf_data_reg(26) XOR
							dcf_data_reg(27) XOR
							dcf_data_reg(28)
							)
							OR
							(
							dcf_data_reg(29) XOR
							dcf_data_reg(30) XOR
							dcf_data_reg(31) XOR
							dcf_data_reg(32) XOR
							dcf_data_reg(33) XOR
							dcf_data_reg(34) XOR
							dcf_data_reg(35)
							) 
							OR
							(
							dcf_data_reg(36) XOR
							dcf_data_reg(37) XOR
							dcf_data_reg(38) XOR
							dcf_data_reg(39) XOR
							dcf_data_reg(40) XOR
							dcf_data_reg(41) XOR
							dcf_data_reg(42) XOR
							dcf_data_reg(43) XOR
							dcf_data_reg(44) XOR
							dcf_data_reg(45) XOR
							dcf_data_reg(46) XOR
							dcf_data_reg(47) XOR
							dcf_data_reg(48) XOR
							dcf_data_reg(49) XOR
							dcf_data_reg(50) XOR
							dcf_data_reg(51) XOR
							dcf_data_reg(52) XOR
							dcf_data_reg(53) XOR
							dcf_data_reg(54) XOR
							dcf_data_reg(55) XOR
							dcf_data_reg(56) XOR
							dcf_data_reg(57) XOR
							dcf_data_reg(58) ))= '0'
							ELSE '1';
							

end architecture structure ; -- of parity

